LowkとHiKのお話し

Low-KとHi-Kプロセスのお話しです。

半導体ではHi-K、Low-Kをよく耳にします。Kとは誘電率のことで物理ではイプシロンεと表現しますがU・SではなぜかKと表現します。Hi-Kとは高誘電体のことでありMOSトランジスタのゲート酸化膜に使う場合とメモリーのキャパシタ容量を上げるために使う場合とがあります。Low-Kとは低誘電率で層間絶縁膜(PMD、IMD)の寄生容量を下げてデバイスの高速化を図るものです。熱酸化膜の物理的な耐圧(真性絶縁破壊電圧)は1cmで1MVです。微細化するに従いゲート膜厚も薄くなりますが3nm(30Å)以下のゲート膜厚では耐圧の物理的限界に達します。よって物理的に厚く電気的に薄膜化するために高誘電体の窒化膜を使いON構造をとります(図1)。

図1-トランジスタ周辺のLow-KとHi-K

図1-トランジスタのHi-K(ゲート酸化膜)

高誘電率の材料を使えば膜厚が厚くても容量が稼げるわけです(式1)。Oすなわちシリコン酸化膜を敷く理由は膜質が優れているためで窒化膜の膜質の悪さをカバーするためです。またON構造はPチャネル MOSトランジスタではボロンBの突き抜け対策にもなります。各装置メーカーがそれぞれ装置・プロセスを販売しています。

式1-キャパシタ容量

式1-キャパシタ容量

一方メモリー等に用いるHi-K材はキャパシタ容量Cを上げることで微細化してもデータ保持性を確保します。Hi-K材としてBST、PZT、Ta2O5 などかあり金属電極材としてはPt、Ru、Irなどです。問題点はリーク電流・膜の安定性・金属電極の採用などです。

図2-メモリーのHi-K

図2-メモリーのHi-K

LOW-Kは低誘電率であり配線間容量を下げデバイスのスピードアップを図るものです。もともとデバイスにはLRCM(Low Resistance and Capacitance Metal)という概念がありトランジスタの高性能化によるスピードアップと同時に配線の低抵抗化と寄生容量のリダクションがありました。配線には抵抗があり層間絶縁膜は容量になりますので等価回路は図3のような積分回路が何段にも繋がったものとなり信号伝達スピードが低下します。抵抗Rはアルミから銅配線へシフトし、将来はシルバーへとシフトするかも知れません。容量CはLow-K材料の開発採用でスピードアップを図ります。

図3-配線の等価回路

図3-配線の等価回路

主なLow-K材料を表1に載せておきました。

表1-材料

表1-Low-K材料

OCDやSODもLow-K材として使われています。多くのLow-K材は膜の信頼性との兼ね合いが問題でクラックが入ったり膜剥がれやエッチング、アッシングダメージ、脱ガス、耐熱性など様々ですが日々研究改善されています。

 

広告

コメントを残す

以下に詳細を記入するか、アイコンをクリックしてログインしてください。

WordPress.com ロゴ

WordPress.com アカウントを使ってコメントしています。 ログアウト /  変更 )

Google+ フォト

Google+ アカウントを使ってコメントしています。 ログアウト /  変更 )

Twitter 画像

Twitter アカウントを使ってコメントしています。 ログアウト /  変更 )

Facebook の写真

Facebook アカウントを使ってコメントしています。 ログアウト /  変更 )

w

%s と連携中